DERWENT-ACC-NO: 2003-348053

DERWENT-WEEK:

200333

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Chip size package type semiconductor

device has wiring

board with solder balls provided at

its center and dummy

solder balls provided at its corner

PATENT-ASSIGNEE: AKITA DENSHI KK[AKITN] , HITACHI LTD[HITA], HITACHI MICON

SYSTEM KK[HITAN]

PRIORITY-DATA: 2001JP-0294374 (September 26, 2001)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 2003100949 A

April 4, 2003

N/A

009 H01L 023/12

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP2003100949A

N/A

2001JP-0294374

September 26, 2001

INT-CL (IPC): H01L021/60, H01L023/12

ABSTRACTED-PUB-NO: JP2003100949A

BASIC-ABSTRACT:

NOVELTY - The chip size package (CSP) type semiconductor device (101) has a wiring board (103) with solder balls (104) provided at its center, and dummy solder balls (105) provided at its corners.

USE - Chip size package (CSP) type semiconductor device.

ADVANTAGE - The faulty soldering and curved external stress

are reduced effectively. Also the size of the device is reduced.

DESCRIPTION OF DRAWING(S) - The figure shows a side view of the chip size package type semiconductor device.

CSP type semiconductor device 101

wiring board 103

solder ball 104

dummy solder ball 105

CHOSEN-DRAWING: Dwg.1/10

TITLE-TERMS: CHIP SIZE PACKAGE TYPE SEMICONDUCTOR DEVICE

WIRE BOARD SOLDER BALL

DUMMY SOLDER BALL CORNER

DERWENT-CLASS: U11

EPI-CODES: U11-D01A9; U11-E01C;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2003-278527

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-100949

(P2003-100949A)

(43)公開日 平成15年4月4日(2003.4.4)

(51) Int.Cl.'	識別記号	F I	テーマコート*(参考)
H01L 23/12	501	H01L 23/12	501W
			501B
# H O 1 L 21/60		21/92	602P

審査請求 未請求 請求項の数3 OL (全 9 頁)


(04) (1)	**************************************	(7.1)	
(21)出願番号	特願2001-294374(P2001-294374)	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成13年9月26日(2001.9.26)		東京都千代田区神田駿河台四丁目6番地
		(71)出願人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町5丁目22番1号
		(71)出願人	000100997
			株式会社アキタ電子システムズ
		ļ	秋田県河辺郡雄和町相川字後野85番地
		(74)代理人	100083552
			弁理士 秋田 収喜
			71 P101
			最終頁に続く


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 配線基板の隅部に信号用はんだボールが配置されない大サイズCSP型半導体装置において、半導体装置および半導体装置を実装基板に実装した実装体の外部応力による曲がりを防止し、かつ実装基板とはんだボールとの剥がれを防止する。

【解決手段】 配線基板の一主面に半導体チップを搭載し、前記半導体チップと前記配線基板上のリードとを電気的に接続し、前記半導体チップ、リード、電気的接続部を樹脂で封止し、前記半導体チップ搭載面と反対側の面上のランドにはんだボールを形成した前記半導体装置において、前記ランドは、実装基板と電気的に接続するための複数の電極用ランドと、前記他主面の少なくとも隅部に配置され、かつ実装基板と電気的に接続されない複数のダミーランドとする。





 \mathbf{x}

【特許請求の範囲】

【請求項1】 配線基板の一主面に半導体チップを搭載 し、前記半導体チップと前記配線基板上のリードとを電 気的に接続し、前記半導体チップ、リード、電気的接続 部を樹脂で封止し、前記半導体チップ搭載面と反対側の 面上のランドにはんだボールを形成した前記半導体装置 において、前記ランドは、実装基板と電気的に接続する ための複数の電極用ランドと、前記他主面の少なくとも 隅部に配置され、かつ実装基板と電気的に接続されない 複数のダミーランドからなることを特徴とする半導体装 10 変形によって発生するはんだ付け不良を防止し、信頼性 置。

【請求項2】 請求項1に記載の半導体装置において、 前記電極用ランドおよびダミーランド上に形成されてい るはんだボールは同一サイズであることを特徴とする半 導体装置。

【請求項3】 配線基板の一主面に半導体チップを搭載 し、前記半導体チップと前記配線基板上のリードとを電 気的に接続し、前記半導体チップ、リード、電気的接続 部を樹脂で封止し、前記半導体チップ搭載面と反対側の 面上にランドを形成した半導体装置において、前記ラン 20 ドは、実装基板と電気的に接続するための複数の電極用 ランドと、前記電極用ランドが形成された領域の外周か ら一電極用ランド分のピッチ以上離した位置に形成さ れ、かつ、実装基板と電気的に接続されない複数のダミ ーランドからなることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CSP(Chip Size Package)型半導体装置に関し、特 に、CSP型半導体装置を実装基板に実装する技術に適 30 用して有効な技術に関するものである。

[0002]

【従来の技術】CSP型半導体装置の実装基板への実装 は、半導体装置の配線基板の電極用ランド上に形成され たはんだボールと実装基板上のはんだボール搭載ランド との電気的接続を図ることで行われる。前記電気的接続 は、半導体装置と実装基板とを共に加熱し、はんだボー ルを溶融させることで行われる。この場合、半導体装置 の熱膨張係数と実装基板の熱膨張係数との差が大きい と、半導体チップを含む半導体装置の外周部が実装基板 40 の実装面から遠ざかる方向に反るように変形する場合が ある。そのため、マトリクス状に配置されたはんだボー ルの内、特に半導体装置の隅部に近いはんだボールとは んだボール搭載ランドとのはんだ付け部が外れ、はんだ 付け不良となる場合がある。

【0003】また、前記CSP型半導体装置を前記実装 基板に実装した実装体において、半導体装置と実装基板 が作動し、前記半導体装置と前記実装基板のサイズが変 化する。この場合、前記半導体装置と前記実装基板との 熱膨張係数が異なるため、サイズの変化量が異なり、信 50 量が異なっても、信号用はんだボールの配置を共通化す

号用はんだボールと実装基板の信号用はんだボール搭載 ランド間に応力が働き、破断する場合がある。

【0004】上記の問題の対策として、特開平10-9 2965号公報に開示されている技術は、半導体チップ を収容する半導体装置本体の裏面に、はんだ層によって 被覆された多数のはんだボールをマトリクス状に並べて 配置し、はんだボール配置エリアの少なくとも隅部に配 置されたはんだボールを半導体チップとは接続されてい ないダミーボールとすることで、半導体装置本体の反り を向上させている。

【0005】また、特開2001-68594公報に開 示されている技術は、BGA型半導体装置と実装基板に おいて、信号用はんだボールの断面積と同一またはそれ よりも大きい断面積を持つダミーはんだボールをBGA 四角形頂点付近のコーナ部に配置し、半導体装置の強度 を増加させ、また、信号用はんだボールの表面積と同一 またはそれよりも大きい表面積を持つダミーボール搭載 ランドを実装基板のエリアアレイ四角形頂点付近のコー ナ部に配置することで実装基板の強度を増加させてい る。また、ダミーはんだボールの表面積を断面積よりも 大きくする、または配置位置を外周縁側のコーナ側へシ フト配置することで、電極接合部への応力集中を防ぐよ うにしている。

[0006]

【発明が解決しようとする課題】本発明者は、前記従来 技術を検討した結果、以下の問題点を見いだした。配線 基板の隅部に信号用はんだボールが配置されない大サイ ズCSP型半導体装置において、前記大サイズCSP型 半導体装置のはんだ付け不良を防止するために、ダミー はんだボールを信号用はんだボール配置エリアの少なく とも隅部に配置し、ダミーはんだボール搭載ランドを実 装基板のダミーはんだボール接続位置に配置した半導体 装置と実装基板とを準備し、半導体装置を実装基板に実 装した実装体を製造する。実装体に外部応力が加わった 場合、信号用はんだボールの配列中にダミーはんだボー ルが配置されているため、ダミーはんだボールの剥がれ と信号用はんだボールとの剝がれとが同時に起こる場合 がある。

【0007】また、同様の目的により、ダミーはんだボ ールを信号用はんだボール配列の四角形頂点付近のコー ナ部に配置した半導体装置とダミーボール搭載ランドを 実装基板のエリアアレイ四角形頂点付近のコーナ部に配 置した実装基板とを準備し、実装体を製造した場合にお いても、その実装体に外部応力が加わった場合、信号用 はんだボールの配列中にダミーはんだボールが配置され るため、ダミーはんだボールの剥がれと信号用はんだボ ールの剥がれとが同時に起こる場合がある。

【0008】例えば、メモリーデバイス等では、記憶容

3

る必要があるため、半導体装置の中央部のみに信号用は んだボールが配置される。例えば、64Mbit SD RAM (Dynamic Random Access Memory)を4個搭載して256Mbit SD RAMを製造する場合に、前世代の64Mbit SD RAMを2個搭載した128Mbit SDRAMと外 部接続端子用のはんだボールを同配置にすると、図10 に示すように、CSP型半導体装置101の隅部には信 号用はんだボール104が配置されない。そのため、1 実装基板に実装するために、半導体装置と実装基板とを 共に加熱した場合、前記ダミーはんだボールを設けた場 合においても、半導体装置の熱膨張係数と実装基板の熱 膨張係数との差により、特に半導体装置の隅部に近いは んだボールとはんだボール搭載ランドとのはんだ付け部 が外れ、はんだ付け不良となる場合がある。

【0009】また、実装体に外部応力が加わった場合、 信号用はんだボールの配列中にダミーはんだボールが配 置されるため、ダミーはんだボールの剥がれと信号用は んだボールの剥がれとが同時に起こる場合がある。

【0010】本発明の目的は、配線基板の隅部に信号用 はんだボールが配置されない大サイズCSP型半導体装 置を実装基板に実装する場合に、はんだ付け不良の発生 しない技術を提供することである。本発明の他の目的 は、配線基板の隅部にはんだボールが配置されない大サ イズCSP型半導体装置において、外部応力による曲が り及び信号用はんだボールの剥がれを防止できる技術を 提供することである。本発明の前記ならびにその他の目 的と新規な特徴は、本明細書の記述及び添付図面によっ て明らかになるであろう。

[0011]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 のとおりである。第1の発明は、配線基板の一主面に半 導体チップを搭載し、前記半導体チップと前記配線基板 上のリードとを電気的に接続し、前記半導体チップ、リ ード、電気的接続部を樹脂で封止し、前記半導体チップ 搭載面と反対側の面上のランドにはんだボールを形成し た前記半導体装置において、前記ランドは、実装基板と 電気的に接続するための複数の電極用ランドと、前記他 40 主面の少なくとも隅部に配置され、かつ実装基板と電気 的に接続されない複数のダミーランドからなることを特 徴とする。

【0012】第2の発明は、第1の発明に記載の半導体 装置において、前記電極用ランドおよびダミーランド上 に形成されているはんだボールは同一サイズであること を特徴とする。

【0013】第3の発明は、配線基板の一主面に半導体 チップを搭載し、前記半導体チップと前記配線基板上の リードとを電気的に接続し、前記半導体チップ、リー

4

ド、電気的接続部を樹脂で封止し、前記半導体チップ搭 載面と反対側の面上にランドを形成した半導体装置にお いて、前記ランドは、実装基板と電気的に接続するため の複数の電極用ランドと、前記電極用ランドが形成され た領域の外周から一電極用ランド分のピッチ以上離した 位置に形成され、かつ、実装基板と電気的に接続されな い複数のダミーランドからなることを特徴とする。

【0014】本発明によれば、配線基板の隅部に信号用 はんだボールが配置されない大サイズCSP型半導体装 28Mbit SDRAMを2個搭載した半導体装置を 10 置において、前記配線基板の少なくとも隅部にダミーラ ンドを形成し、前記電極用ランド及び前記ダミーランド 上に同一のサイズのダミーはんだボールと信号用はんだ ボールとを形成することにより、前記CSP型半導体装 置を実装基板に実装するために、前記CSP型半導体装 置と実装基板とを加熱した場合に、はんだボールに熱膨 張による応力が働くが、半導体装置の隅部に形成された ダミーはんだボール105に働く応力が大きく、信号用 はんだボール104に大きい応力がかかるのを防ぐこと が可能になるので、はんだ付け不良の発生を防止でき

20 る。また、半導体装置を実装基板に実装した実装体にお いて、ダミーはんだボール105とダミーはんだボール 搭載ランド704により接合強度の向上が図られている ので、外部応力による曲がり等を防止できる。

【0015】また、実装基板と電気的に接続される電極 用ランドの配列の外周から離した位置にダミーランドを 形成することにより、外力の大きい隅部のダミーはんだ ボールの接続が剥がれても、信号用はんだボールの接続 が剥がれるのを防止できるため、半導体装置への影響を 防止できる。

【0016】以下、本発明の実施形態(実施例)を図面 30 を参照して詳細に説明する。なお、実施の形態(実施 例)を説明するための全図において、同一機能を有する ものは同一符号を付け、その繰り返しの説明は省略す る。

[0017]

【発明の実施の形態】 (実施例1) 本発明の実施例1を 図1乃至図8を用いて説明する。 図1(a)は本実施例 1におけるCSP型半導体装置の裏面概略図、(b)は 側面図である。図2は、本実施例1のCSP型半導体装 置の配線基板を半導体チップ搭載側から見た図である。 図3は、本実施例1のCSP型半導体装置の配線基板の 裏面詳細図である。図4は、本実施例1のCSP型半導 体装置の組立工程を示すフローチャートである。 図5は 本実施例1の半導体チップの搭載基板を説明するための 図である。図6は、図5に示す本実施例1の半導体チッ プの搭載基板の裏面図である。図7は、本実施例1のC SP型半導体装置の実装基板の概略図である。図8は、 本実施例1のCSP型半導体装置の実装体を示す側面図

50 【0018】本実施例1のCSP型半導体装置(以下、

(4)

6

半導体装置と呼ぶ)101は、図1乃至図3に示すよう に、配線基板103の一主面に一または複数の半導体チ ップ(図示せず)例えばDRAMを搭載し、前記半導体 チップの外部電極と前記配線基板上のリード203とを 電気的に接続し、前記半導体チップ、リード、電気的接 統部をモールド樹脂102で封止し、他主面(半導体チ ップが搭載された面と反対側の面)に実装基板701と 電気的に接続するための複数の電極用ランド(図示せ ず)と前記他主面の少なくとも隅部に、実装基板と電気 的に接続されないダミーランド (図示せず) とを形成 し、前記電極用ランドとダミーランド上にそれぞれ信号 用はんだボール104とダミーはんだボール105とを 形成した半導体装置である。

【0019】はんだボールの代わりにPbフリーボール を使用することも可能である。また、半導体チップと配 線基板103との接続には、例えばワイヤーボンディン グ、フェイスアップTAB (Tape Automat ed Bonding)、フリップ・チップ、フェイス アップTAB等の接続方法を用いる。

【0020】配線基板103には、図2に示すように、 スルーホール201、配線202及びリード203が形 成されている。組立て工程において、半導体チップの外 部電極とリード203との電気的接続が図られる。ま た、スルーホール201により配線基板103の半導体 チップ搭載面と実装基板接続面との電気的接続が図られ る。配線基板103の厚さは約0.21mmである。

【0021】また、図3に示すように、配線基板103 の半導体チップが搭載された面と反対側の面には、信号 用はんだボール104、ダミーはんだボール105、ス ルーホール201、配線202が形成されている。信号 30 用はんだボール104は実装基板701と電気的に接続 するための電極用ランド上に、ダミーはんだボール10 5は実装基板701と電気的に接続されないダミーラン ド上に形成される。信号用はんだボール104およびダ ミーはんだボール105は同一のサイズで0.45± 0.05mmである。また、本実施例の半導体装置10 1の厚さは最大1.40mmである。前記ダミーランド は、配線基板103の少なくとも隅部に配置される。そ うすることにより、配線基板103の隅部の信号用はん ボール104が配置されている部分と同様の熱膨張によ る応力がかかるため、半導体装置101およびそれを実 装基板701に実装した実装体の外部応力による曲がり 等を防止できる。また、外部応力の大きい隅部のダミー はんだボール105が剝がれても、信号用はんだボール 104の剥がれは防止できる。

【0022】本実施例1のCSP型半導体装置の製造工 程を、図4乃至図6を用いて説明する。図5は、複数の 配線基板103を同一基板上に配列した半導体チップの 搭載基板501を示す。図5では、4×7の28個の配 50 0.05mmであり、0.80mmピッチで形成され

線基板が配列されている。個々の配線基板103は基板 フランジ601により固定され、搭載基板501を構成 する。搭載基板501に配列されている個々の配線基板 103には、図2に示すように、スルーホール201、 配線202、リード203が形成されている。例えば、 個々の配線基板103上に、64Mbit SRAMを 4個搭載することにより、256Mbit SDRAM が製造できる。

【0023】図6は、図5の半導体チップの搭載基板5 10 01の半導体チップが搭載されている面(表面)と反対 側の面(裏面)を示す図である。搭載基板501に配列 されている個々の配線基板103には、図3に示すよう に、スルーホール201、配線202、信号用はんだボ ール104、ダミーはんだボール105が形成されてい

【0024】ウエハプロセスの終了した半導体ウエハ は、半導体ウエハの一主面にダイシングエリアにより区 画された複数の半導体チップ形成領域に回路素子が形成 されている。前記半導体ウエハは、通常の製造工程を経 20 た後、ダイシング工程において、個々の半導体チップ (ペレット)に分割される(ステップ401)。

【0025】次に、ステップ401において分割された ペレットの中から、前記ウエハプロセスのプロービング 工程により良品とされたペレットがピックアップされ (ステップ402)、ダイボンディングにより、図5に 示す搭載基板501の配線基板103上に搭載され(ス テップ403)、配線基板103とペレットのボンディ ングに用いられた接合樹脂を硬化させるため、ベークが 行われる(ステップ404)。

【0026】次に、前記ペレットの外部電極と配線基板 103のリード203とが、ワイヤーにより、電気的に 接続される(ステップ405)。次に、プラズマクリー ニングにより、ペレット上の反応残渣が除去され(ステ ップ406)、外観検査が行われる(ステップ40 7)。次に、前記ペレット、リード203、ワイヤーは モールド樹脂102により封止され(ステップ40 8)、モールド樹脂の硬化を促進させるために加熱され る(ステップ409)。

【0027】次に、図6に示すように、ペレットが搭載 だボール104が配置されない部分にも、信号用はんだ 40 された面と反対側の面に実装基板701と電気的に接続 するための複数の電極用ランド (図示せず)と前記他主 面(裏面)の少なくとも隅部に、実装基板と電気的に接 続されないダミーランド (図示せず) とを形成し、前記 電極用ランドとダミーランド上にそれぞれ信号用はんだ ボール104とダミーはんだボール105とを形成し (ステップ410)、前記搭載基板501を加熱するこ とにより、はんだボールを溶融し、半球上に成形する (ステップ411)。例えば、信号用はんだボール10 4とダミーはんだボール105は同一サイズ0.45±

【0028】次に、前記搭載基板501から個々の半導 体装置101が分離され(ステップ412)、トレイ詰 めされる (ステップ413)。次に、トレイ詰めされた 半導体装置101は外観検査の後、モールド樹脂102 上にマーキングが行われる。以上の製造工程を経て半導 体装置101が製造される。

7

【0029】また、ステップ412を経ないで、搭載基 板501に半導体チップが搭載された状態で出荷され、 顧客側で個々の半導体装置101に切断され、実装基板 10 る。 701に実装される場合がある。この場合に、個々の半 導体装置101への切断時、また半導体装置101の実 装基板701への実装時に、半導体装置101およびそ れを実装基板701に実装した実装体に外部応力が働く が、ダミーはんだボール105により、接合強度の向上 が図られているため、曲がり等を防止できる。また、前 記外部応力により、ダミーはんだボール105が剥がれ た場合でも、信号用はんだボール104の剥がれは防止

る実装基板は、図7に示すように、スルーホール(図示 せず)、配線(図示せず)、半導体装置搭載領域702 に、信号用はんだボール搭載ランド703とダミーはん だボール搭載ランド704とを有する。

【0031】半導体装置101の実装基板701への実 装は、配線基板103の信号用はんだボール104と信 号用はんだボール搭載ランド703との電気的接続、及 びダミーはんだボール105とダミーはんだボール搭載 ランド704との接続を図ることで行われる。前記接続 て行われる。加熱は通常の製造方法により行われる。加 熱により、はんだボールに熱膨張による応力が働くが、 半導体装置101の隅部に形成されたダミーはんだボー ル105に働く応力が大きく、信号用はんだボール10 4に大きい応力がかかるのを防ぐことが可能になる。そ のため、信号用はんだボール104と信号用はんだボー ル搭載ランド703との電気的接続不良の発生は防げ る。前記グミーはんだボールの配列が図7に示すよう に、信号用はんだボールとは縦にも横にも全く重ならな い位置に配列しているので、外力によりダミーはんだボ 40 概略図及び側面図である。 ールがどちらかの方向に1列剥がれても信号用はんだボ ールは別配列なので、信号用はんだボールの接続が剥が れるのを防止できる。半導体装置101の実装基板70 1への実装結果、図8に示すように、半導体装置101 の実装体が製造される。

【0032】前記半導体装置101の実装体において、 半導体装置101と実装基板701が作動し、前記半導 体装置101と前記実装基板701のサイズが変化す る。この場合、前記半導体装置101と前記実装基板7 01との熱膨張係数が異なるため、サイズの変化量が異 50 板の裏面図である。

なり、信号用はんだボール104と信号用はんだボール 搭載ランド703、ダミーはんだボール105とダミー はんだボール搭載ランド704間に応力が働くが、ダミ ーはんだボール105とダミーはんだボール搭載ランド 704により接合強度の向上が図られているため応力に よる破断を防止できる。

【0033】(実施例2)本発明の実施例2のCSP型 半導体装置101を図9を用いて説明する。図9は、本 発明の実施例2のCSP型半導体装置の裏面概略図であ

【0034】本実施例2のCSP型半導体装置は、実施 例1とダミーはんだボール105の配置のみが異なる。 図9に示すように、ダミーはんだボール105は、実装 基板701と電気的に接続される信号用はんだボール1 04の配列の外周から離した位置に形成する。 そうする ことにより、外力の大きい隅部のダミーはんだボール1 05の接続が剥がれても、信号用はんだボール104の 接続が剥がれるのを防止できるので、外部応力に対する 半導体装置101の強度を向上させることができる。ま 【0030】本実施例1のCSP型半導体装置を実装す 20 た、実施例1よりもダミーはんだボールの数が多く、接 合強度が向上する。また、外部応力が分散されるため、 実装体の強度が向上する。

> 【0035】以上、本発明者によってなされた発明を、 実施例に基づき具体的に説明したが、本発明は、前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲において種々変更可能であることは無論であ

[0036]

【発明の効果】本願において開示される発明のうち代表 は、半導体装置101と実装基板701とを共に加熱し 30 的なものによって得られる効果を簡潔に説明すれば、下 記のとおりである。本発明によれば、CSP型半導体装 置を実装基板に実装する場合に、はんだ付け不良の発生 を防止できる。また、半導体装置および半導体装置を実 装基板に実装した実装体の外部応力による曲がり等を防 止できる。また、外力応力の大きいダミーランドの接続 が剥がれても、電極用ランドの接続が剥がれるのを防止 できるため、半導体装置への影響を防止できる。

【図面の簡単な説明】

【図1】本発明の実施例1のCSP型半導体装置の裏面

【図2】本実施例1のCSP型半導体装置の配線基板を 半導体チップ側から見た図である。

【図3】本実施例1のCSP型半導体装置の裏面詳細図 である。

【図4】本実施例1のCSP型半導体装置の組立工程を 示すフローチャートである。

【図5】本実施例1の半導体チップの搭載基板を説明す るための図である。

【図6】図5に示す本実施例1の半導体チップの搭載基

(6)

特開2003-100949 10

9

【図7】本実施例1のCSP型半導体装置の実装基板の 概略図である。

【図8】本実施例1のCSP型半導体装置の実装体を示す側面図である。

【図9】本発明の実施例2のCSP型半導体装置の裏面 概略図である。

【図10】従来のCSP型半導体装置の裏面概略図及び側面図である。

【符号の説明】

101…CSP型半導体装置

102…モールド樹脂 10

103…配線基板

104…信号用はんだ

ボール

105…ダミーはんだボール

201…スルーホール

202…配線

203…リード

501…搭載基板 701…実装基板 601…基板フランジ 702…半導体装置搭

載領域

703…信号用はんだボール搭載ランド


704…ダミーはんだボール搭載ランド

【図1】

図 1


【図4】

図 4




【図2】

≥ 201 201 202 203




06/28/2004, EAST Version: 1.4.1




【図5】

図 5



【図8】


図8




06/28/2004, EAST Version: 1.4.1

【図6】

図 6






704

【図10】

図10



フロントページの続き

(72)発明者 井村 智香子

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内

(72)発明者 増田 正親

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 杉山 道昭

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72) 発明者 日原 勇

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 加賀谷 豊

秋田県南秋田郡天王町天王字長沼64 アキタ電子株式会社内